# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

#### JAPANESE PATENT OFFICE

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: **57086952** A

(43) Date of publication of application: 31.05.82

(51) Int. CI

G06F 9/26

G06F 9/28

G06F 9/42

(21) Application number: 55163804

(71) Applicant:

**NEC CORP** 

(22) Date of filing: 20.11.80

(72) Inventor:

**MORI SHIGEMI** 


#### (54) MICROPROGRAM CONTROL INFORMATION **PROCESSOR**

#### (57) Abstract:

PURPOSE: To read a microinstruction in a return destination address at a high speed by holding a return address, outputted as a microinstruction address, in a stack register when a return instruction is read out.

CONSTITUTION: A microinstruction address stored in a register MAR is used to read a microinstruction out of a control storage device CS and it is set in a microinstruction register MIR. Then, the microinstruction address in the register MAR is increased by one and the control is transferred to the execution of the next microinstruction. When the readout microinstruction is a branch instruction to a subroutine, a stack register input switching selector SEL transfers the microinstruction address from the register MAR to a stack register STACK. After the new subroutine branch instruction is executed, the return address in the register STACK is stored in a stack memory RTA at an address obtained by adding one to the point of a stack point SP, and a new return address is stored in the register STACK.

COPYRIGHT: (C)1982,JPO&Japio



1

#### JP-A-57-86952

5

15

20

25

#### What is claimed is:

A microprogram control information processing device, comprising:

a control storage unit storing a microprogram composed of a sequence of microinstructions;

a microinstruction address register storing microinstruction addresses for reading the microinstructions;

10 a microinstruction register storing read microinstructions;

a stack register storing a return address provided from said microinstruction address register if a read microinstruction is a subroutine branch instruction, and providing the stored return address to said microinstruction address register if the read microinstruction is a return instruction; and

a stack memory writing a return address which is already stored in said stack register to a storage location pointed to by a pointer before storing the return address in said stack register, and reading the return address stored in said stack register from the storage location pointed to by the pointer after outputting the return address from said stack register.

5

10

15

20

Fig. 2 is a block diagram showing the configuration of a preferred embodiment according to the present invention.

A microprogram control information processing device shown in Fig. 2 comprises a control storage unit CS; a microinstruction register MIR; arithmetic operation circuits ALU1 and ALU2; a microinstruction address register MAR; a stack memory RTA; a stack pointer; a stack register STACK; and a stack register input switch selector SEL.

When a normal microinstruction is executed, the microinstruction is read from the control storage unit CS based on the microinstruction address stored in the microinstruction address register MAR, and set in the microinstruction register MIR. After the microinstruction is read, the microinstruction address stored in the microinstruction address register MAR is incremented by 1, and control is transferred execution of the next to the microinstruction.

Here, if the read microinstruction is a branch instruction to a subroutine, the address register side of the stack register input switch selector SEL

25

is selected, and the microinstruction address stored in the microinstruction address register MAR stored in the stack register STACK. At the same time, the first microinstruction of the subroutine at a destination address is read from the branch control storage unit CS, and set in the microinstruction register MIR. In the microinstruction address register MAR, the address of the microinstruction next to the microinstruction at the branch destination is set, and the microprogram in the subroutine is then executed.

5 ·

10

15

20

Meanwhile, the subroutine return address is held in the stack register STACK during the execution of the microprogram in the subroutine. Therefore, when a new subroutine branch instruction is executed, the return address held in the stack register STACK is stored at the address obtained by incrementing the content of the stack pointer by "1" in the stack memory RTA, and a new return address is stored in the stack register STACK. The content of the stack pointer is incremented by "1", and will point to the newly stored return address.

DESTINATION ADDRESS

DESTINATION ALUIT

R TA

#### (9) 日本国特許庁 (JP)

①特許出願公開

### ②公開特許公報(A)

昭57—86952

60Int. Cl.3

G 06 F 9/26

9/28 9/42 識別記号

庁内整理番号 8120-5B

8120—5B 6745—5B ❸公開 昭和57年(1982)5月31日

発明の数 1 審査請求 未請求

(全 6 頁)

#### **匈マイクロプログラム制御情報処理装置**

順 昭55—163804

②出 顧 昭55(1980)11月20日

仍発 明 者 森成美

②特

東京都港区芝五丁目33番1号日本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

個代 理 人 弁理士 内原晋

明相

1. 会明の名称

マイクロプログラム制御情報処理装置

#### 2. 特許請求の範囲

タで示される記憶位置に書き込み、前配スタック レジスタからの前記リターンアドレスの出力後に とのスタックレジスタに格納させるリターンアド レスを前記ポインタで示される記憶位置から読み 出すスタックメモリとを含むことを特徴とするマ イクロブログラム制御情報処理委性。

#### 3. 発明の詳細な説明

本発明は、マイクロブログラム制御情報処理を 他、特に、サブルーチン実行中において保持すべ きリターンアドレスのスタッタ機能を含むマイク ロブログラム制御情報処理装備に関する。

従来のマイクロプログラム制御情報処理装置は、 一連のマイタロ命令からなるマイクロプログラム を配慮する制御配置部と、前記マイクロ命令を観 み出すためのマイクロ命令アドレスを格納するマ イクロ命令アドレスレジスタと、概み出した前記 マイクロ命令を格納するマイクロ命令レジスタと、 続み出した前記マイクロ命令がサブル・テン分被 命令のときに前記マイクロ命令アドレスレジスタ

ζ.

から供給されたリターンアドレスをポインタで示される配価位置に書き込み続み出した前配マイクロ命令がリターン命令のときに配価した前配リターンアドレスを前配マイクロ命令アドレスレジスタに供給するために前記ポインタで示される記憶位置から読み出すスタックメモリとを含んで構成される。

以下に、従来例について図面を参照して説明する。

無1凶は従来のマイクロブログラム制御情報処理接着の一例を示すプロック図である。

第1図に示すマイクロプログラム制御情報処理 提世は、通常のマイクロ命令を実行する場合には、 マイクロ命令アドレスレジスタMARに格納され たマイクロ命令アドレスによってマイグロブログ ラムを格納する制御配懂部CSから次のマイクロ 命令が読み出され、マイクロ命令レジスタMIR にセットされる。さらに、マイクロ命令アドレス レジスタMARに格納されたマイクロ命令アドレス スは+1され次のマイクロ命令の実行に移ってい 新しく読み出されたマイクロ命令がサブルーチン分骸命令の時、スタックポインタSPに格納されているポインタを+1した態をアドレスとしてマイクロ命令アドレスレジスタMARに格納したマイクロ命令アドレスをスタックメモリRTAに格納し、新しい分骸先のマイクロ命令を制御配慮部CSから読み出し該サブルーチンの実行に移る。一方、サブルーチンの実行が終了し、そのルーチンの最後に推かれたリターン命令が制御配慮部CSから読み出されると、スタックポインタSP

チンの厳後に微かれたリターン命令が制御記憶部 CSから読み出されると、スタックポインタSP に格納されているポインタが示すスタックメモリ RTAの内容が読み出され次のマイクロ命令アド レスとして、制御記憶部CSからマイクロ命令を 読み出し、リターン先のマイクロブログラムルー チンの実行に移る。それと同時にスタックポイン タSPに格納したポインタも-1される。

このように、従来のマイクロブログラム制御情報処理装置では、サブルーチン実行後元のマイクロプログラムルーチンに戻るためには、リターン

先のマイクロ命令アドレスをスタックメモリRTAから読み出し、それを用いて制御配懂部C8からリターン先のマイクロ命令を読み出しマイクロ命令を読み出しマイクロ命令レジスタMIRにセットしなければならない。そのため多くのリターンアドレスを格納するために容量の大きなスタックメモリRTAを使用する場合、リターンアドレスを読み出すのに時間がかかり性能低下をもたらすという欠点があった。

本発明の目的はリターンする場合にマイクロ命 令の説み出し時間のかからないマイクロブログラ ム制御情報処理装置を提供することにある。

すなわち、本発明の目的は、サブルーチン分岐 命令により保持されるリターンアドレスのうち、 単初のリターン命令によりマイクロ命令アドレス となるリターンアドレスを保持するスタックレン スタと、それ以外の複数個のリターンアドレスを 保持するスタックメモリとを設けることにより、 サブルーチン都作終了後元のマイクロプログラム ルーチンに戻るためのマイクロ命令アドレスをス タックレジスタから成み出し、リターン先のマイ クロ命令の実行に高速で移ることが可能なマイク ロプログラム制御情報処理装費を提供することに

本発明のマイクロブログラム制御情報処理委譲 は、一選のマイクロ命令からなるマイクロブログ ラムを紀憶する制御記憶部と、前配マイクロ命令 を読み出すためのマイクロ命令アドレスを格納す るマイクロ命令アドレスレジスタと、読み出した 前記マイクロ命令を格納するマイクロ命令レジス タと、銃み出した前記マイクロ命令がサブルーチ ン分岐命令のときに前記マイクロ命令アドレスレ ジスタから供給されたりターンアドレスを格納し 號み出した前記マイクロ命令がリターン命令のと きに癌納した顔配りターンアドレスを前配マイク 口命令アドレスレジスタに供給するスタックレジ スまと、前記スタックレジスタへの前記リターン アドレスの格納に先だってすでにこのスタックレ シスタに格納されていたリターンアドレスをポイ ンタで示される記憶位置に答き込み的記スメック レジスタからの前配リターンアドレスの出力後に

特開昭57-86952(3)

このスタックレジスタに格納させるリターンアド レスを前紀ポインタで示される記憶位置から院み 出すスタックメモリとを含んで構成される。

すなわち、本発明のマイクロブログラム制御情 報処理装置は、マイクロプログラムのサブルーチ ン動作中、元のマイクロブログラムルーチンへの リターンアドレスを1個保持しサブルーチン動作 終了後リターン先のマイクロ命令アドレスとして 出力せしめるスタックレジスタと、サブルーチン 分岐命令により前記スタックレジスタの内容を入 力せしめ複数個のリターンプドレスを保持すると とが可能なスタックメモリと、前記スタックメモ リのアドレスを指定するスタックポインタと、サ プルーチン分岐命令実行時に該マイクロ命令の次 のマイクロ命令アドレスを、またリターン命令実 行時には前記スタックメモリに保持されているり ターンアドレスを前記スタックレジスタに入力せ しめる切響手段とを具え、サブルーチン分散命令 により保持されるリターンアドレスのうち最初の リメーン命令によりマイクロ命令アドレスとなる

リターンアドレスを前記スタックレジスタに保持 し、前記以外のリターンアドレスを前記スタック メモリに保持して構成される。

このようなマイクロプログラム制御情報処理接触では、サブルーチン分散命令により酸マイタロ命令の次のマイクロ命令アドレスがリターンアドレスとしてスタックレジスタに格納され、スタックレジスタに保持していたリターンアドレスはスタックポインタを+1した後スタックメモリに格納されるo

一方リターン命令が配み出されるとスタックレジスタの内容がリターン先のマイクロ命令アドレスとなり該プログラムルーチンの実行に移る。それと同時に、スタックメモリに保持されているリターンアドレスがスタックレジスタに否納されスタックポインタは一1される。

次に、本発明の実施例について図面を参照して 辞細に説明する。

第2図は本発明の一実施例を示すブロック図で

ある。

第2図に示すマイクロプログラム制御情報処理 装置は、制御記憶部C8と、マイクロ命令レジス タMIRと、演算回路ALU1, ALU2 とマイクロ 命令アドレスレジスタMARと、スタックメモリ RTAと、スタックポインタと、スタックレジス タSTACKと、スタックレジスタ入力切替セレク タSELとを含んでいる。

通常のマイクロ命令実行の場合、マイクロ命令アドレスレジスタMARに格納されたマイクロ命令アドレスにより制御配備装置CSからマイクロ命令を読み出して、マイクロ命令レジスタMIRにセットする。さらにマイクロ命令読み出し後、マイクロ命令アドレスレジスタMARに格納されているマイクロ命令アドレスを+1し、次のマイクロ命令の実行に移っていく。

ここで、読み出されたマイクロ命令がサブルーチンへの分岐命令の場合は、スタックレジスタ入力切替セレクタSELのアドレスレジスタ側を退択してマイクロ命令アドレスレジスタMARK格

納したマイクロ命令アドレスをスタックレジスタ STACK に格納するとともに、分散先アドレスで 制御紀憶装置CSからサブルーチンの先闘のマイ クロ命令を読み出し、マイクロ命令レジスタMIR にセットする。マイクロ命令アドレスレジスタMAR には分散先マイクロ命令の次のマイクロ命令アド レスがセットされ、以後サブルーチン上のマイク ロプログラムを実行していく。

ところで、サブルーチン上のマイクロブログラムルーチンが実行されている間はスタックレジスタ BTACK に散サブルーチンにおけるリターン下ドレスが保持されているので新しいサブルーチン分岐命令が実行されるとスタックレジスタ STACK に保持されていたリターンアドレスはスタックボインタ8 Pに格的されたポインタを+1したアドレスでスタックメモリRTAに格的され、スタックレジスタ BTACK には、新しいリターンアドレスが格的される。スタックポインタ BPに格的したポインタは+1され新しい格的したリターンアドレスを示すようになる。

特開昭57- 86952(4)

以下同様に新しいサブルーチン分岐命令が実行されるたびに、スタックレジスタ STACK 化格納されていたリターンアドレスはスタックポインタ S P に格納したポインタを + 1 したアドレスでスタックメモリ R T A に格納され、スタックレジスタ STACK には新しいリターンアドレスが格納される。以降新しいサブルーチン上のマイクロ命令が実行されていく。

一方、サブル・チンの実行を終了しサブル・チンの最後に置かれたリターン命令が読み出されると、スタックレジスタ STACK に保持されていたリターンアドレスがマイクロ命令アドレスとなり制御配傭装置 C S からリターン先のマイクロ命令を読み出しマイクロ命令レジスタM I R にセットする。

以後は元のプログラムルーチン上のマイクロ命令を順次実行する。リターン命令で指示された元のプログラムルーチンがやはりサブルーチンである場合には、スタックレジスタ STACK に格納されたマイクロ命令アドレスが読み出されると同時

持されており、スタックレジスタ STACK にはリ ターン命令が既み出された時、そのリターン先の マイクロ命令アドレスとして出力されるリターン アドレスが常に保持されている。

また、サブル・チン分枝命令によって、スタックレジスタ STACK を経てスタックメモリ RTA に格納されたリターンアドレスは新しくリターン命令が況み出されると、スタックポインタ S Pに格納されたポインタが示すアドレスからスタックレジスタ STACK に再格納される。スタックポインタ S Pはスタックメモリ RTA に保持されている中で一番新しいリターンアドレスを常に指している。

第3図(a)~(c)は第2図に示す本発明の一実施例で実行するマイクロプログラムの一例を示すフローチャートおよびそのサブルーチン動作における実行される順を示す流れ図、ならびにその時のスタックレジスタ、スタックメモリ、スタックポインタの内容を示す格納状態図である。

第3図(a)~(c)にかいてM1かよびM1′はメイ

にスタックレジスタ入力切替セレクタSELはスタックメモリ係を選択し、スタックメモリRTA に格納されていた該サブルーチンのリターンアド レスを読み出しスタックレジスタSTACK に格納 する。そしてスタックポインタSPに格納されて いるポインタは - 1 される。

以下、同様に、メインルーチンに戻るまで、リターン命令が読み出されるたびに、スタックレジスタ STACK に保持されていたリターンアドレスがマイタロ命令アドレスとして読み出されスタックメモリRTAK保持されていたリターンアドレスが順次スタックレジスタ STACK に再格納され、同時にスタックポインタ SPに格納したポインタも-1される。

サブルーナン分岐命令によりスタックレジスタ STACK に格納されたリターンアドレスはリターン命令によってマイクロ命令アドレスとして読み 出されるかあるいは新しいサブルーチン分岐命令 によって別のリターンアドレスを格納するために スタックメモリNTA格納されるまでそのまま保

ンルーチン、82~85,82'~84'はサブルーチン、11,21,31,41はそれぞれメインルーテンM1,サブルーチンS2,83,84へのリターンアドレス、a:~a,はサブルーテン分散命令、b:~b。は元のルーテンへのリターン命令を示す。

メインルーチンM1を実行中にサブルーチン分 転命令 a: が読み出されるとメインルーチンM1 のリターンアドレス11をスタックレジスタSTACK に格納した後サブルーチンS2の実行に移るc

さらに、サブル・チン82を実行中にサブルーチン分岐命令 2. が読み出されると、リターンアドレス21をスタックレジスタSTACK に、そしてベスタックレジスタSTACK に保持されていたリターンアドレス11はスタックポインタSPに格納されているポインタを+1した後、スタックメモリ&TAにそれぞれ格納される。

以下、同様に、サブル-チン分岐命令 ao, aoが 読み出されるたびにリターンアドレス S 1, 4 1 がスタックレシスタ STACK に、そしてそこに供

持開昭57-86952(5)

持していたリターンアドレス21,31がスタックポインタ8Pに格納されているポインタを+1した後、スタックメモリRTAに格納され、サブルーチンS5を実行中にはスタックレジスタSTACKにはリターンアドレス41がスタックメモリRTAには来ターンアドレス31,21,11が保持されている。

一方、サブルーチン85の実行が終了しりターン命令 b。が読み出されると、スタックレジスタ STACK に保持されていたりターンアドレス41 がマイクロ命令アドレスとなり、リターン先のマ イクロ命令を観み出しサブルーチン84の実行に 戻る。この時スタックメモリRTAからリターン アドレス31が読み出されスタックレジスタSTACK に再格納され、スタックポインタ8Fに格納され たポインタは-1される。

以下同様に、リターン命令が読み出されるたび にスタックレジスタ STACK に格納したマイクロ 命令アドレスにより制御記憶委員でSからリター ン先のマイクロ命令を読み出し、同時にスタック

により、高速でリターン先のマイクロ命令を読み 出すことができ性能向上がはかれるという効果が ある。

#### 4. 図面の簡単な説明

第1図は従来の一例を示すブロック図、第2図は本発明の一実施例を示すブロック図、第3図(a) ~(c) は第2図に示す実施例で実行するマイクロブログラムの一例を示すフローチャートおよび実行される順を示す流れ図、および、その時のスタックレジスタ、スタックメモリ、スタックポインタの内容を示す格納状態図である。

C S……制御記憶部、M I R……マイクロ命令 レジスタ、ALU1, ALU2……演算画路、 M A R ……マイクロ命令アドレスレジスタ、 R T A…… スタックメモリ、 S P……スタックポインタ、 STACK ……スタックレジスタ、 S B L ……スタ ックレジスタ入力切替セレクタ、 M 1, M 1'… …メインルーテン、 S 2 ~ S 5, S 2' ~ S 4'… …サブルーテン、 1 1, 2 1, 3 1, 4 1 ……り ポインタ 8 Pの示すスタックメモリRTAのリターンアドレスをスタックレジスタ STACK に再格的しスタックポインタ 8 Pに格納したポインタをー 1 する。そして、スタックメモリRTAに格納されていたリターンアドレスがすべて読み出され 厳佞のリターンアドレス 1 1 がスタックレジスタ STACK から読み出されると元のメインルーチン M 1 の実行に戻る。

本発明のマイクロブログラム制御情報迅速接触は、スタックレジスタを追加することにより、リターンアドレスの現出をスタックメモリから行なう代りに、スタッタレジスタから行なうことができるので、リターン先のマイタロ命令の派出が高速化できるという効果がある。

すなわち、本発明のマイクロプログラム側側情報処理装置は、サブル・テン実行中にリターンアドレスを保持するため、スタックレジスタとスタックメモリを設け、リターン命令が観み出された時にマイクロ命令アドレスとして出力されるリターンアドレスをスタックレジスタに保持すること

ターンアドレス、 a i∼a i ····・サブルーチン分骸命 令、 b i∼b i ·····リターン命令。

代避人 弁理士 内 原 音

第2回

